PATENT 8017-1131

IN THE U.S. PATENT AND TRADEMARK OFFICE

In re application of

Ryuji TOMITA et al.

Conf.

Application No. NEW NON-PROVISIONAL

Group

Filed March 24, 2004

Examiner

SEMICONDUCTOR DEVICE WITH GUARD RING FOR PREVENTING WATER FROM ENTERING CIRCUIT REGION FROM OUTSIDE

CLAIM TO PRIORITY

Assistant Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

March 24, 2004

Sir:

Applicant(s) herewith claim(s) the benefit of the priority filing date of the following application(s) for the above-entitled U.S. application under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55:

> Country JAPAN

Application No.

Filed

2003-098163

April 1, 2003

Certified copy(ies) of the above-noted application(s) is(are) attached hereto.

Respectfully submitted,

YOUNG & THOMPSON

Benoit Castel, Reg. No. 35,041 745 South 23rd Street Arlington, VA 22202 Telephone (703) 521-2297 Telefax (703) 685-0573

Benoît Castel

703) 979-4709

BC/ia

Attachment(s): 1 Certified Copy(ies)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 4月 1日

出 願 番 号 Application Number:

特願2003-098163

[ST. 10/C]:

Applicant(s):

[JP2003-098163]

出 願 人

NECエレクトロニクス株式会社

2004年 2月17日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

74120051

【提出日】

平成15年 4月 1日

【あて先】

特許庁長官

殿

【国際特許分類】

H01L 21/02

【発明者】

【住所又は居所】

神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】

富田 隆治

【発明者】

【住所又は居所】

神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】

黒川 哲也

【発明者】

【住所又は居所】

神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】

石上 隆司

【発明者】

【住所又は居所】

神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】

井口学

【発明者】

【住所又は居所】 神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】

上野 和良

【発明者】

【住所又は居所】

神奈川県川崎市中原区下沼部1753番地 NECエレ

クトロニクス株式会社内

【氏名】

関根 誠

【特許出願人】

【識別番号】

302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【代理人】

【識別番号】

100123788

【弁理士】

【氏名又は名称】 宮崎 昭夫

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】

100088328

【弁理士】

【氏名又は名称】 金田 暢之

【選任した代理人】

【識別番号】

100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【選任した代理人】

【識別番号】

100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【手数料の表示】

【予納台帳番号】

201087

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【物件名】

委任状 1

【援用の表示】 平成15年3月28日提出の包括委任状を援用する。

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体基板上に形成された回路の領域である回路形成領域を 有する半導体装置であって、

回路形成領域への周辺からの水分の浸入を防ぐための、該回路形成領域の周囲を囲む第1のガードリングと、

前記回路形成領域と前記第1のガードリングの間に設けられ、該回路形成領域 の周囲を囲む第2のガードリングと、

前記第1のガードリングと前記第2のガードリングを接続し、該第1のガードリングと該第2のガードリング間の領域を複数の区域に分割するための第1の接続部と、

を有する半導体装置。

《請求項2》 前記回路形成領域が角部を有し、

前記第1の接続部は、前記回路形成領域の角部に対応する前記第2のガードリングの角部と前記第1のガードリングを接続する請求項1記載の半導体装置。

《請求項3》 前記回路形成領域が角部を有し、

前記第1の接続部の設置密度が前記回路形成領域の角部に近いほど大きい請求 項1または2記載の半導体装置。

【請求項4】 前記第2のガードリングと前記回路形成領域の間に設けられ、該回路形成領域の周囲を囲む第3のガードリングと、

前記第2のガードリングと前記第3のガードリングを接続し、該第2のガードリングと該第3のガードリング間の領域を複数の区域に分割するための第2の接続部と、

を有する請求項1乃至3のいずれか1項記載の半導体装置。

【請求項5】 前記第1の接続部の前記第2のガードリングに対する接続部位と、前記第2の接続部の前記第2のガードリングに対する接続部位との位置が異なる請求項4記載の半導体装置。

《請求項6》 前記第2のガードリングと前記回路形成領域の間に設けられ

、該回路形成領域の周囲を囲む第3のガードリングと、

前記第2のガードリングと前記第3のガードリングを接続し、該第2のガードリングと該第3のガードリング間の領域を複数の区域に分割するための第2の接続部とを有し、

前記第2のガードリングのパターンは、異なる方向から結合するパターンの数を示す結合点について4結合点以上を持たない請求項1乃至3のいずれか1項記載の半導体装置。

【請求項7】 前記回路形成領域が角部を有し、

前記第2の接続部は、前記回路形成領域の角部に対応する前記第3のガードリングの角部と前記第2のガードリングを接続する請求項4乃至6のいずれか1項記載の半導体装置。

【請求項8】 前記回路形成領域が角部を有し、

前記第2の接続部の設置密度が前記回路形成領域の角部に近いほど大きい請求項4乃至7のいずれか1項記載の半導体装置。

【請求項9】 前記回路形成領域には、酸化膜よりも誘電率の低い膜である 第1の絶縁膜と、該第1の絶縁膜と膜質の異なる第2の絶縁膜が積層され、

前記第1のガードリング、前記第2のガードリングおよび前記第1の接続部についての前記半導体基板に対する垂直方向の構造は、前記第1の絶縁膜の側面、および該第1の絶縁膜と前記第2の絶縁膜との界面を覆う構成である請求項1乃至3記載の半導体装置。

【請求項10】 前記回路形成領域には、酸化膜よりも誘電率の低い膜である第1の絶縁膜と、該第1の絶縁膜と膜質の異なる第2の絶縁膜が積層され、

前記第1のガードリング、前記第2のガードリング、前記第3のガードリング、前記第1の接続部および前記第2の接続部についての前記半導体基板に対する 垂直方向の構造は、前記第1の絶縁膜の側面、および該第1の絶縁膜と前記第2 の絶縁膜との界面を覆う構成である請求項4乃至8記載の半導体装置。

《請求項11》 前記第1の絶縁膜が、

梯子型水素化シロキサン膜、水素含有ポリシロキサン膜、SiOC膜、SiO F膜、SiC膜および有機膜のうち少なくともいずれか一つを含む請求項9また は10記載の半導体装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、トランジスタ等の半導体素子で形成された回路への水分の浸入を防ぐためのガードリングを備えた半導体装置に関する。

[00002]

【従来の技術】

従来、メモリやロジックなどの回路が形成された領域である回路形成領域を有する半導体装置は、回路形成領域への周辺からの水分の侵入を防ぐための、チップ周辺に沿って銅(Cu)等の金属で形成されたガードリングを備えている(例えば、特許文献1参照)。チップ周辺に近い方に形成された外側ガードリングと、外側ガードリングと回路形成領域の間に形成された内側ガードリングとを設けた二重ガードリングがある。この二重ガードリングでは、外側ガードリングの一部に欠陥があって、チップ周辺から外側ガードリングの内側に水分が浸入しても、内側ガードリングが回路形成領域への水分の侵入を防いでいた。

[0003]

【特許文献 1】

特開平9-45766号公報

[0004]

【発明が解決しようとする課題】

上述した二重ガードリングでは、ガードリングを単に二重に設けただけであるため、外側ガードリングの欠陥から内側に水分が浸入した場合、内側ガードリングのどこか一部に欠陥があるだけで、回路形成領域に水分が浸入し、水分が回路配線を腐蝕させてしまうという問題があった。

 $[0\ 0\ 0\ 5\]$

本発明は上記したような従来の技術が有する問題点を解決するためになされた ものであり、回路形成領域への水分の侵入をより防止し、信頼性を向上させた半 導体装置を提供することを目的とする。 [0006]

【課題を解決するための手段】

上記目的を達成するための本発明の半導体装置は、半導体基板上に形成された 回路の領域である回路形成領域を有する半導体装置であって、

回路形成領域への周辺からの水分の浸入を防ぐための、該回路形成領域の周囲を囲む第1のガードリングと、

前記回路形成領域と前記第1のガードリングの間に設けられ、該回路形成領域の周囲を囲む第2のガードリングと、

前記第1のガードリングと前記第2のガードリングを接続し、該第1のガードリングと該第2のガードリング間の領域を複数の区域に分割するための第1の接続部と、

を有する構成である。

[0007]

また、上記本発明の半導体装置において、前記回路形成領域が角部を有し、

前記第1の接続部は、前記回路形成領域の角部に対応する前記第2のガードリングの角部と前記第1のガードリングを接続することとしてもよく、前記第1の接続部の設置密度が前記回路形成領域の角部に近いほど大きいこととしてもよい

[0008]

また、上記本発明の半導体装置において、前記第2のガードリングと前記回路 形成領域の間に設けられ、該回路形成領域の周囲を囲む第3のガードリングと、

前記第2のガードリングと前記第3のガードリングを接続し、該第2のガード リングと該第3のガードリング間の領域を複数の区域に分割するための第2の接 続部と、

を有することとしてもよい。

[0009]

また、上記本発明の半導体装置において、前記第1の接続部の前記第2のガードリングに対する接続部位と、前記第2の接続部の前記第2のガードリングに対する接続部位との位置が異なることとしてもよい。

[0010]

また、上記本発明の半導体装置において、前記第2のガードリングと前記回路 形成領域の間に設けられ、該回路形成領域の周囲を囲む第3のガードリングと、

前記第2のガードリングと前記第3のガードリングを接続し、該第2のガードリングと該第3のガードリング間の領域を複数の区域に分割するための第2の接続部とを有し、

前記第2のガードリングのパターンは、異なる方向から結合するパターンの数 を示す結合点について4結合点以上を持たないこととしてもよい。

[0011]

また、上記本発明の半導体装置において、前記回路形成領域が角部を有し、 前記第2の接続部は、前記回路形成領域の角部に対応する前記第3のガードリ

ングの角部と前記第2のガードリングを接続することとしてもよく、前記第2の接続部の設置密度が前記回路形成領域の角部に近いほど大きいこととしてもよい

[0012]

また、上記本発明の半導体装置において、前記回路形成領域には、酸化膜よりも誘電率の低い膜である第1の絶縁膜と、該第1の絶縁膜と膜質の異なる第2の絶縁膜が積層され、

前記第1のガードリング、前記第2のガードリングおよび前記第1の接続部についての前記半導体基板に対する垂直方向の構造は、前記第1の絶縁膜の側面、および該第1の絶縁膜と前記第2の絶縁膜との界面を覆う構成であることとしてもよい。

[0013]

また、上記本発明の半導体装置において、前記回路形成領域には、酸化膜よりも誘電率の低い膜である第1の絶縁膜と、該第1の絶縁膜と膜質の異なる第2の 絶縁膜が積層され、

前記第1のガードリング、前記第2のガードリング、前記第3のガードリング、前記第1の接続部および前記第2の接続部についての前記半導体基板に対する 垂直方向の構造は、前記第1の絶縁膜の側面、および該第1の絶縁膜と前記第2 の絶縁膜との界面を覆う構成であることとしてもよい。

[0014]

さらに、上記本発明の半導体装置において、前記第1の絶縁膜が、

梯子型水素化シロキサン膜、水素含有ポリシロキサン膜、SiOC膜、SiO F膜、SiC膜および有機膜のうち少なくともいずれか一つを含むこととしても よい。

[0015]

(作用)

本発明では、第1のガードリングと第2のガードリングで挟まれる領域を複数 の区域に分割することにより、第1のガードリングの一部に欠陥があっても、欠 陥のある部分に属する区域にしか水分が侵入しない。そのため、第2のガードリングについて、水分が浸入した区域を形成しない部分に欠陥があっても、水分が 回路形成領域に侵入することを防げる。

[0016]

また、本発明では、第2のガードリングの角部と第1のガードリングを接続する接続部を設けて、第2のガードリングと第1のガードリング間の領域を複数の区域に分割することで、回路形成領域の角部に対応して半導体装置をチップ毎に切り離すためのスクライブ処理の際、角部付近の第1のガードリングに欠陥が生じて、区域の一つに水分が浸入しても、他の区域に水分が浸入するのを防げる。

$[0\ 0\ 1\ 7]$

また、本発明では、第1のガードリングと第2のガードリング間の領域が接続部により分割され、分割による区域が角部に近いほど多く設けられているため、スクライブ処理の際、角部に近いところの第1のガードリングに欠陥が生じても、一つの区域に水分が浸入するだけで、他の区域に水分が浸入するのを防げる。

$[0\ 0\ 1\ 8]$

また、本発明では、3重にガードリングを設けているため、水分の浸入した区域の第2のガードリングに欠陥があっても、回路形成領域への水分の浸入がより防げる。

[0019]

また、本発明では、第1の接続部の第2のガードリングに対する接続部位と、 第2の接続部の第2のガードリングに対する接続部位との位置が異なる構成であ るため、接続部位での金属埋め込み性が向上し、水分の浸入をより防止する。

[0020]

また、本発明では、第2のガードリングのパターンが4結合点以上を持たない ため、接続部位での金属埋め込み性が向上し、水分の浸入をより防止する。

[0021]

また、本発明では、第3のガードリングの角部と第2のガードリングを接続する接続部を設けて、第3のガードリングと第2のガードリング間の領域を複数の区域に分割することで、スクライブ処理の際、角部付近の第2のガードリングに欠陥が生じて、区域の一つに水分が浸入しても、他の区域に水分が浸入するのを防げる。

[0022]

また、本発明では、第2のガードリングと第3のガードリング間の領域が接続部により分割され、分割による区域が角部に近いほど多く設けられているため、半導体装置をチップ毎に切り離すためのスクライブ処理の際、角部に近いところの第2のガードリングまで欠陥が生じても、一つの区域に水分が浸入するだけで、他の区域に水分が浸入するのを防げる。

[0023]

また、本発明では、水分の浸入し易い、第1の絶縁膜の側面、および第1の絶縁膜と第2の絶縁膜との界面をガードリングおよび接続部が覆っているため、回路形成領域への水分の浸入をより防止する。

[0024]

さらに、本発明では、配線層間容量を小さくするために、梯子型水素化シロキサン膜、水素含有ポリシロキサン膜、SiOC膜、SiOF膜、SiC膜および有機膜等の低誘電率膜を回路形成領域に用いても、回路形成領域への水分の浸入をより防止する。

[0025]

【発明の実施の形態】

本発明の半導体装置は、ガードリング間の領域を複数の接続部で区切るものである。

[0026]

(第1実施例)

本発明の半導体装置の構成について説明する。

[0027]

図1は本発明の半導体装置の一構成例を示す平面図である。図1 (a) は全体図であり、図1 (b) はガードリング部分を拡大した図である。

[0028]

図1 (a)に示すように、本発明の半導体装置は、メモリやロジック等の回路が形成された回路形成領域100を囲み、チップ周辺に沿って形成された二重のガードリング101、102と、ガードリング同士を接続する接続部103とが設けられている。二重のガードリングとして、チップ周辺に近い側に形成された第1のガードリング101と、第1のガードリング101と回路形成領域100の間に形成された第2のガードリング102とを備えている。接続部103は、第1のガードリング101および第2のガードリング102を接続し、複数設けられている。

[0029]

図1 (b) に示すように、第1のガードリング101と第2のガードリング102とは複数の接続部103で接続され、第1のガードリング101と第2のガードリング102で挟まれる領域が複数の区域に分割されている。図1 (b) に示す接続部103の間隔 L_1 は1.9 μ mに形成されている。

[0030]

上述のように、第1のガードリング101と第2のガードリング102で挟まれる領域を複数の区域に分割することで、スクライビング時にチップ端部で発生しうるチッピングや層間膜剥れにより第1のガードリング101の一部が破壊されても、破壊された一部に属する区域にしか水分が侵入しない。また、第1のガードリング101の一部に欠陥が存在した場合においても、欠陥のある部分に属する区域にしか水分が侵入しない。そのため、第2のガードリング102につい

て、水分が浸入した区域を形成しない部分に欠陥があっても、水分が回路形成領域100に侵入することを防げる。

[0031]

次に、半導体装置のガードリング部分の断面構造について説明する。

[0032]

図2は図1(b)に示したガードリング部分の断面構造図である。図2(a)は図1(b)のAA、で示す位置の断面図であり、図2(b)は図1(b)のB

[0033]

図2(a)に示すように、第1のガードリング101および第2のガードリング102は、図に示さない半導体基板上の下地絶縁膜となる酸化膜(SiO2膜)112上に形成されたガードリング用第1の配線114と、ガードリング用第1の配線に沿って所定の幅で形成されたスリットビア118と、スリットビア118を介してガードリング用第1の配線114と接続されたガードリング用第2の配線120とを有する構成である。スリットビア118への金属の埋め込み性をよくするために、スリットビア118の幅は回路形成領域100のビア径と等しくしている。

[0034]

ガードリング用第1の配線114は、エッチング停止のためのストッパ膜となるSiCN膜130と、SiO2膜122が順に形成された第1の層間絶縁膜150中に設けられている。スリットビア118は、SiCN膜132と低誘電率膜のラダーオキサイド(梯子型水素化シロキサン:以下、L-Ox(NECエレクトロニクス株式会社出願中の商標)と称する)膜116が順に形成された第2の層間絶縁膜152中に形成されている。ガードリング用第2の配線120はSiCN膜134およびL-Ox膜124が順に形成された第3の層間絶縁膜154中に形成されている。ガードリング用第2の配線120の上にはSiCN膜136、SiO2膜126およびSiON膜128が順に形成されている。

[0035]

なお、上述のようにして、層間絶縁膜に低誘電率膜を用いるのは、回路形成領

域100における配線間容量を小さくするためである。

[0036]

次に、接続部103の断面構造について説明する。

[0037]

図2(b)に示すように、接続部103は、ガードリング用第1の配線114、スリットビア118およびガードリング用第2の配線120が順に形成され、第1のガードリング101および第2のガードリング102と一体になっている。

[0038]

上述のように、第1のガードリング101、第2のガードリング102および接続部103は、低誘電率膜の側面、および低誘電率膜と酸化膜などの他の絶縁膜との界面を覆うように形成されている。低誘電率膜の側面、および低誘電率膜と他の絶縁膜との界面は酸化膜に比べて水分が浸入しやすく、回路形成領域100への水分の侵入を防ぐためである。

[0039]

また、接続部103は、第1のガードリング101および第2のガードリング 102と同じ深さまで形成されている。そのため、第1のガードリング101と 第2のガードリング102に挟まれた領域の一つの区域に水分が侵入しても、隣 接する区域への水分の侵入を防げる。

[0040]

なお、回路形成領域 100 の半導体基板上には、図に示さないトランジスタ素子、抵抗素子、およびキャパシタ素子等の半導体素子が形成され、半導体素子上に下地絶縁膜として SiO_2 膜 112 が形成されている。 SiO_2 膜 112 上には、図に示さない配線およびビアが所望の回路動作のために接続されている。

[0041]

次に、上述した構成の半導体装置の製造方法について説明する。

[0042]

図3乃至図5は半導体装置の製造工程の一例を示す断面構造図である。回路形 成領域とガードリング形成領域について示す。

[0043]

[0044]

図3(d)に示すように、異方性エッチングにより、レジスト160の開口の第1の層間絶縁膜150のSiO2膜を除去し、続いて、第1の層間絶縁膜150のSiCN膜を除去する。そして、回路形成領域に回路用第1の配線溝162 aを形成し、ガードリング形成領域にガードリング用第1の配線溝162を形成した後、レジスト160を除去する。続いて、シード層となるCuを形成し、電解メッキ法によりCu膜164を形成する(図4(e))。

[0045]

図4 (f) に示すように、CMP (Chemical Mechanical Polishing) 法により第1の層間絶縁膜150の上面が露出するまで Cu膜164を研磨して、回路用第1の配線114aおよびガードリング用第1の配線114を形成する。続いて、SiCN膜およびL-Ox膜を有する第2の 層間絶縁膜152を形成する(図4(g))。

[0046]

続いて、上記回路用第1の配線114 a およびガードリング用第1の配線114の形成と同様にして、図5(h)に示すように、回路形成領域に回路用ビア118 a を形成し、ガードリング形成領域にスリットビア118を形成する。なお、回路形成領域における回路用ビア118 a へのC u 埋め込み条件で、ガードリング形成領域のスリットビア118にC u を充分に埋め込むために、スリットビア118の幅Wは回路用ビア118 a の直径と等しくしている。

[0047]

その後、SiCN膜およびL-Ox膜を有する第2の層間絶縁膜152を形成

した後、上記回路用第1の配線114 a およびガードリング用第1の配線114 の形成と同様にして、図5 (i)に示すように、回路形成領域に回路用第2の配線120 a を形成し、ガードリング形成領域にガードリング用第2の配線120 を形成する。その後、図2に示したように、 SiO_2 膜126 およびSiON膜128 を順に形成する。

[0048]

上述のようにして、配線とビアとを別々に形成するシングルダマシン法を用いて、第1のガードリング101、第2のガードリング102および接続部103を形成できる。

[0049]

次に、シングルダマシン法よりも工程を簡略化したデュアルダマシン法による 半導体装置の製造方法について説明する。

[0050]

図6および図7は半導体装置の他の製造方法を示す断面構造図である。図3乃至図5に示した場合と同様に、回路形成領域とガードリング形成領域について示す。

(0051)

上述したシングルダマシン法による場合と同様にして、図に示さない半導体素子を半導体基板上の回路形成領域に形成した後、 SiO_2 膜112を形成し(図6(a))、 SiO_2 膜112上にSiCN膜と SiO_2 膜を有する第1の層間絶縁膜150を形成する(図6(b))。続いて、図3の(c)、(d)および図4の(e)、(f)と同様にして、回路形成領域に回路用第1の配線114 aを形成し、ガードリング形成領域にガードリング用第1の配線114を形成する(図6(c))。

$[0\ 0\ 5\ 2]$

続いて、第2の層間絶縁膜152および第3の層間絶縁膜154を順に形成した後(図6(d))、公知のリソグラフィ技術によりビア形成のための開口を設けたレジストを形成する。その後、異方性エッチングにより回路用第1の配線114aおよびガードリング用第1の配線114の上面が露出するまで上記開口の

第2の層間絶縁膜152および第3の層間絶縁膜154を除去する。続いて、レジストを除去して、図7(e)に示すように、回路形成領域に回路用ビア孔166aを形成し、ガードリング形成領域にスリットビア孔166を形成する。

[0053]

その後、公知のリソグラフィ技術により第2の配線形成のための開口を設けた レジストを形成し、異方性エッチングにより開口の第3の層間絶縁膜154を除 去する。そして、レジストを除去して、図7(f)に示すように、回路形成領域 に回路用第2の配線溝168aを形成し、ガードリング形成領域にガードリング 用第2の配線溝168を形成する。

[0054]

続いて、シード層となるCuを形成した後、電解メッキ法によりCu膜を形成し、CMP法により第3の層間絶縁膜154の上面が露出するまでCu 膜を研磨して、図7(g) に示すように、回路形成領域に回路用第2の配線120a を形成し、ガードリング形成領域にガードリング用第2の配線120 を形成する。その後、図2に示したように、 SiO_2 膜126 およびSiON膜128 を順に形成する。

[0055]

このようにして、デュアルダマシン法を用いて上述の構成の半導体装置を作製できる。ここで、上述の方法は、デュアルダマシン法の中でもスリットビア孔166を先に形成するビアファースト法であるが、ガードリング用第2の配線溝168を先に形成するトレンチファースト法であってもよい。

[0056]

また、他のデュアルダマシン法の一つとして、以下に説明するデュアルハードマスク法であってもよい。第3の層間絶縁膜154形成後にビア孔形成用マスク膜としてSiC膜と、配線溝形成用マスク膜として SiO_2 膜を順に形成する。そして、公知のリソグラフィ工程およびエッチング工程により、 SiO_2 膜に配線溝パターンを形成し、SiC膜にビア孔パターンを形成する。続いて、SiC 膜をマスクにして第2の層間絶縁膜152と第3の層間絶縁膜154をエッチングした後、 SiO_2 膜をマスクにしてSiC膜と第3の層間絶縁膜154をエッチングした後、 SiO_2 膜をマスクにしてSiC膜と第3の層間絶縁膜154をエッ

チングして、スリットビア孔166およびガードリング用第2の配線溝168を 形成する。この方法によれば、第2の層間絶縁膜152および第3の層間絶縁膜 154がリソグラフィ工程のレジスト除去の際のアッシングダメージを受けるこ とがない。

[0057]

なお、図1に示した半導体装置では回路形成領域100およびチップが四角形で4つの角部を有しており、第1のガードリング101および第2のガードリング102のパターンもチップ周辺に沿っているため、4つの角部を有している。そのため、図1に示した半導体装置では接続部103を等間隔に設けたが、以下に説明するように、上記接続部103を少なくとも第2のガードリング102の角部に設けるようにしてもよい。

[0058]

図8は接続部103を第2のガードリング102の角部に設けた構成例を示す 平面拡大図である。

[0059]

図8に示すチップの角部の点P₁は、半導体装置をチップ毎に切り離すためのスクライブ処理の際、スクライブ処理の衝撃が二度かかるため、点P₁付近が最も欠陥を発生しやすい。そのため、図8に示すように、第2のガードリング102角部に第1のガードリング101との接続部103を設けることで、スクライブの衝撃によりチップ角部付近から欠けが発生して、図に示す区域Sに水分が侵入しても、他の区域に水分が浸入することを防げる。

[0060]

また、チップ角部側に近いほど接続部の設置密度が大きくなるようにしてもよい。

$[0\ 0\ 6\ 1]$

[0062]

このようにして、チップ角部に近いほど接続部103の設置密度を大きくすることで、チップ角部付近に発生した欠けによる水分の浸入を一つの区域で停止させ、第2のガードリング102の内側に水分が浸入することをより防げる。

[0063]

(第2実施例)

本実施例は、ガードリングを3重以上設けたものである。

 $[0\ 0\ 6\ 4]$

本実施例の構成について説明する。なお、第1実施例と同様の構成については 、同一の符号を付し、その詳細な説明を省略する。

[0065]

図10は本実施例の半導体装置の一構成例を示す平面図である。図10(a)は全体図であり、図10(b)はガードリング部分を拡大した図である。

[0066]

図10(a)に示すように、本実施例では、第1実施例で示した第2のガードリング102と回路形成領域100の間に第3のガードリング201を設け、ガードリングを3重にしている。第1のガードリング101と第2のガードリング102は第1の接続部103aにより接続され、第2のガードリング102と第3のガードリング201は第2の接続部203により接続されている。第2の接続部203は複数設けられている。

[0067]

図10(b)に示すように、第2のガードリング102と第3のガードリング 201で挟まれる領域が第2の接続部203により複数の区域に分割されている

[0068]

また、本実施例では、第1の接続部103aが第2のガードリング102に接続する部位と、第2の接続部203が第2のガードリング102に接続する部位との位置が一致する構成である。接続する部位の一致する点は、図10(b)に示すように十字状に形成され、異なる方向から結合するパターンの数が4つであ

るため、以下では、4結合点と称する。第1の接続部103の間隔 L_2 および第2の接続部203の間隔 L_3 は1.9 μ mである。

[0069]

本実施例では、ガードリングを3重以上にしたので、第2のガードリングに欠陥があっても、さらに第3のガードリングにより回路形成領域への水分の浸入が防げる。

[0070]

(第3実施例)

本実施例は、第2実施例に示した3重以上のガードリングを設けた場合で、第2のガードリングにおける第1の接続部と第2の接続部の接続点を異ならせたものである。

[0071]

本実施例の構成について説明する。なお、第1実施例および第2実施例と同様 な構成については同一の符号を付し、その詳細な説明を省略する。

[0072]

図11は本実施例の半導体装置の一構成例を示す平面図である。図11 (a) は全体図であり、図11 (b) はガードリング部分を拡大した図である。

[0073]

図11(a)に示すように、第2実施例と同様に、第2のガードリング102 と回路形成領域100の間に第3のガードリング201が設けられている。また 、第1のガードリング101と第2のガードリング102は第1の接続部103 aにより接続され、第2のガードリング102と第3のガードリング201は第 2の接続部203により接続されている。

[0074]

図11(b)に示すように、第1の接続部103aが第2のガードリング10 2に接続する部位と、第2の接続部203が第2のガードリング102に接続す る部位とが異なる構成であり、接続部位は3結合点となる。そのため、本実施例 における第2のガードリング102のパターンは4結合点以上を持たない構成で ある。 [0075]

ここで、接続部位におけるCuの埋め込み性について説明する。

[0076]

図12はガードリング用第1の配線114形成時の接続部位におけるCu膜成長過程を示す平面模式図である。図12(a)は接続部位が図10(b)に示した場合であり、図12(b)は接続部位が図11(b)に示した場合である。図12の破線はCu膜成長途中のCu膜面を示し、矢印がその成長方向を示す。

 $\{0077\}$

Cu膜は溝部側壁から成長し始めるため、図12(a)に示すように、接続部位が十字状であると、溝部側壁角部 P_3 から最も離れた中心点 Q_1 まで膜を埋め込むには配線部Hを埋め込む膜厚の約1. 4倍の膜厚のCuを形成しなければならない。これに対して、図12(b)に示すように、接続部位がT字状であると、溝部側壁Tからの膜成長があるため、図12(a)に示した場合に比べて形成するCuの膜厚が薄くても、溝部側壁角部 P_4 から最も離れた点 Q_2 まで膜を埋め込むことができる。

[0078]

なお、ここではガードリング用第1の配線114について説明したが、ビア層 や他の配線層であっても同様である。また、4結合点より大きい5結合点以上のパターンを有すると、Cu埋め込みのために形成する膜厚がより厚くなってしまう。

[0079]

このように、第2のガードリング102のパターンが4結合点以上を持たなければ、接続部位におけるCu膜の埋め込み性がより向上し、接続部位でのシール性がより向上する。

 $[0 \ 0 \ 8 \ 0]$

次に、本実施例のガードリング形成部分の断面構造について説明する。

[0081]

図13は図11(b)に示したガードリング部分の断面構造図である。図13 (a)は図11(b)のCC'で示す位置の断面図であり、図13(b)は図1 1(c)のDD'で示す位置の断面図である。

[0082]

図13(a)に示すように、第1のガードリング101、第2のガードリング102および第3のガードリング201は、図に示さない半導体基板上のSiO2膜112上に形成されたガードリング用第1の配線114と、第2の層間絶縁膜152中に設けられたスリットビア118と、スリットビア118を介してガードリング用第1の配線114と接続されたガードリング用第2の配線120とを有する構成である。なお、図に示さないが、ガードリング用第2の配線120の上には、第1実施例と同様に、図2に示したSiCN膜136、SiO2膜126およびSiON膜128が順に形成されている。

[0083]

図13(b)に示すように、第1の接続部103aはガードリング用第1の配線114、スリットビア118およびガードリング用第2の配線120が順に形成された構成である。また、図13(b)に示す部位では、第2の接続部203がないため、第3のガードリング201と第2のガードリング102の間には、第1の層間絶縁膜150、第2の層間絶縁膜152および第3の層間絶縁膜154が順に形成されている。図に示さないが、第2の接続部203の断面構造も、第1の接続部103aと同様である。

[0084]

なお、配線層を3層以上にしてもよい。配線層が3層以上の場合として、上記 2層配線上に配線層を2層追加した4層配線の場合の断面構造について説明する

[0085]

図14はガードリング部分の断面構造図である。

[0086]

図14(a)に示すように、第1のガードリング101、第2のガードリング102および第3のガードリング201は、図13に示した構成に、さらに、ガードリング用第2の配線120上に第2のスリットビア218、ガードリング用第3の配線220、第3のスリットビア222、およびガードリング用第4の配

線224が順に形成されている。

[0087]

第2のスリットビア218は第4の層間絶縁膜210中に形成され、ガードリング用第3の配線220は第5の層間絶縁膜212中に形成されている。第3のスリットビア222は第6の層間絶縁膜214中に形成され、ガードリング用第4の配線224は第7の層間絶縁膜216中に形成されている。第4の層間絶縁膜210から第7の層間絶縁膜216の各層間絶縁膜は、エッチング停止のためのストッパ膜としてSiCN膜と、低誘電率膜としてL-Ox膜が順に形成されている。

[0088]

図14(b)に示すように、第1の接続部103aは、ガードリング用第2の配線120の上に、第2のスリットビア218、ガードリング用第3の配線220、第3のスリットビア222およびガードリング用第4の配線224が順に形成された構成である。第1の接続部103aは第1のガードリング101および第2のガードリング102と一体になって形成されている。図に示さないが、第2の接続部203の断面構造も、第1の接続部103aと同様である。

[0089]

回路形成領域100が3層以上の配線を有する場合でも、上述のようにして、 ガードリングおよび接続部を形成することで、回路形成領域100への水分の浸 入を防げる。

[0090]


次に、接続部がガードリングに対して傾斜を持つ場合について説明する。

[0091]

図15は接続部がガードリングに対して傾斜を持って接続された一構成例を示す 平面図である。

[0092]

図15に示す平面図のように、第1の接続部103aは、第1のガードリング 101および第2のガードリング 102に対する角度 θ_1 が45度で接続されて いる。また、第2の接続部203も、第1の接続部103aと同様に、第2のガ



[0093]

このように、接続部がガードリングに対して傾斜を持って接続されていても、4結合点以上を有さないため、接続部位におけるCuの埋め込み性が図11に示した場合と同様となる。

[0094]

なお、上記第1実施例乃至第3実施例において、配線およびビアが埋め込まれた層間絶縁膜には、酸化膜の他、低誘電率膜、SiCN膜、SiN膜、SiON膜、およびこれらの積層膜を用いることができる。

[0095]

また、上記低誘電率膜は、L-Ox膜、水素含有ポリシロキサン(HSQ:hydrogensilsesquioxane)膜、SiOC膜、SiOF膜、SiC膜および有機膜等のうちいずれか一つあればよく、またこれらの積層膜であってもよい。有機膜には、例えば、MSQ(methylsilsesquioxane)膜およびBCB(benzocyclobutene)系膜がある。上記第1実施例乃至第3実施例では、低誘電率膜にL-Ox膜を用いたが、上記低誘電率膜を組み合わせて用いてよい。

[0096]

また、エッチング停止のためのストッパ膜は、上記SiCNに限らず、SiN 膜やSiC膜であってもよい。

[0097]

また、回路用の配線およびビア、ならびにガードリング用の配線およびビアに、上記Cu、アルミニウム(Al)、銀(Ag)、金(Au)およびこれらの合金のうちいずれかの金属を用いることができる。

[0098]

また、第2実施例および第3実施例のいずれかにおいて、第1実施例で示したように、第2の接続部を第3のガードリングの角部に設けたり、回路形成領域100の角部に近いほど第2の接続部の設置密度を大きくしてもよい。

[0099]

さらに、第1実施例および第2実施例のいずれかにおいて、第3実施例のように、配線層は3層以上であってもよい。

[0100]

【発明の効果】

本発明は以上説明したように構成されているので、以下に記載する効果を奏する。

$\{0\ 1\ 0\ 1\ \}$

本発明では、ガードリングを二重以上配置し、ガードリング間の領域を複数の 区域に分割する接続部を設けることにより、チッピングおよび層間膜剥れ等によ りガードリングの一部が破壊された場合やガードリングの一部に欠陥が存在した 場合でも、一つの区域のみに水分が侵入するだけで、他の区域への水分の侵入を 防ぎ、回路形成領域への水分の浸入をより防止できる。そのため、一部の区域で 水分侵入による腐蝕の影響を抑え、一部の欠陥による影響が全体に波及すること をより防げる。

$\{0\ 1\ 0\ 2\}$

また、ガードリングおよび接続部は、水分が浸入し易い低誘電率膜の側面、および低誘電率膜と酸化膜などの他の絶縁膜との界面を覆うように形成されているため、回路形成領域への水分の浸入をより防げる。

$[0\ 1\ 0\ 3]$

また、ガードリングに沿って形成されるスリットビアの幅が回路形成領域に形成されるビアの直径と等しくするため、スリットビアにおける金属の埋め込み性がよくなり、水分の浸入をより防げる。

$[0\ 1\ 0\ 4\]$

さらに、ガードリングと接続部との接続部位のパターンがT字状であるため、 十字状に比べて接続部位において金属を埋め込みやすくなり、水分の浸入をさら に防げる。

【図面の簡単な説明】

【図1】

本発明の半導体装置の一構成例を示す平面図である。

【図2】

本発明の半導体装置のガードリング部分の一構成例を示す断面構造図である。

【図3】

本発明の半導体装置の製造工程の一例を示す断面構造図である。

【図4】

本発明の半導体装置の製造工程の一例を示す断面構造図である。

【図5】

本発明の半導体装置の製造工程の一例を示す断面構造図である。

【図6】

本発明の半導体装置の他の製造方法を示す断面構造図である。

【図7】

本発明の半導体装置の他の製造方法を示す断面構造図である。

【図8】

接続部を第2のガードリングの角部に設けた構成例を示す平面拡大図である。

図9

接続部の設置密度を角部に近いほど大きくした場合を示す平面拡大図である。

【図10】

第2実施例の半導体装置の一構成例を示す平面図である。

【図11】

第3実施例の半導体装置の一構成例を示す平面図である。

【図12】

接続部位におけるСи膜成長過程を示す平面模式図である。

【図13】

第3実施例のガードリング部分を示す断面構造図である。

【図14】

第3実施例について4層配線の場合のガードリング部分を示す断面構造図である。

【図15】

接続部がガードリングに対して傾斜を持って接続された一構成例を示す平面図である。

【符号の説明】

- 100 回路形成領域
- 101 第1のガードリング
- 102 第2のガードリング
- 103 接続部
- 103a 第1の接続部
- 112、122、126 SiO₂膜
- 114 ガードリング用第1の配線
- 114a 回路用第1の配線
- 116、124 L-Ox膜
- 118 スリットビア
- 118a 回路用ビア
- 120 ガードリング用第2の配線
- 120a 回路用第2の配線
- 128 SiON膜
- 130、132、134、136 SiCN膜
- 150 第1の層間絶縁膜
- 152 第2の層間絶縁膜
- 154 第3の層間絶縁膜
- 160 レジスト
- 162 ガードリング用第1の配線溝
- 162a 回路用第1の配線溝
- 164 Cu膜
- 166 スリットビア孔
- 166a 回路用ビア孔
- 168 ガードリング用第2の配線溝
- 168a 回路用第2の配線溝


2 0 1	第3のガードリング
2 0 3	第2の接続部
2 1 0	第4の層間絶縁膜
2 1 2	第5の層間絶縁膜
2 1 4	第6の層間絶縁膜
2 1 6	第7の層間絶縁膜
2 1 8	第2のスリットビア
2 2 0	ガードリング用第3の配線
2 2 2	第3のスリットビア
2 2 4	ガードリング用第4の配線


【書類名】

図面


【図1】


(a)







【図2】







【図3】













【図4】










【図5】







【図6】












【図7】







【図8】




【図9】





【図10】






【図11】






【図12】


(a)




(b)





【図13】






【図14】





【図15】



【書類名】 要約書

【要約】

【課題】 回路形成領域への水分の侵入をより防止し、信頼性を向上させた半導体装置を提供する。

【解決手段】 回路形成領域100への周辺からの水分の浸入を防ぐための、回路形成領域100の周囲を囲む第1のガードリング101と、回路形成領域100と第1のガードリング101の間に設けられ、回路形成領域100の周囲を囲む第2のガードリング102と、第1のガードリング101と第2のガードリング102を接続し、第1のガードリング101と第2のガードリング102間の領域を複数の区域に分割するための第1の接続部103とを有する構成である。

【選択図】 図1



特願2003-098163

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社